應屆畢業(yè)生
學歷不限
2026-03-30 10:42:52
2634人關注
職位描述
該職位信息待核驗，請仔細了解后再進行投遞！
崗位內容：
1. 設計數字信號處理電路和FPGA原型。
2. 編寫Verilog HDL代碼，進行模擬仿真、綜合和布局布線。
3. 完成FPGA驗證測試，并發(fā)現并解決設計問題。
4. 實現FPGA設計規(guī)格書，包括架構、設計、實現和驗證。
任職要求：
1. 精通數字電路設計和FPGA設計流程。
2. 具有豐富的HDL編程經驗，熟練使用Verilog HDL語言。
3. 對數字信號處理和FPGA設計算法有深入了解。
4. 熟悉EDA工具鏈，如Vivado、Quartus等。
5. 有良好的溝通、團隊協作能力和問題解決技巧。
6. 本科及以上學歷，專業(yè)是電子、通信、計算機或相關領域。
注：聯系我時，請說是在江蘇人才網上看到的。
工作地點
地址：南京雨花臺區(qū)華為南京研究所
??
點擊查看地圖
詳細位置，可以參考上方地址信息
求職提示：用人單位發(fā)布虛假招聘信息，或以任何名義向求職者收取財物（如體檢費、置裝費、押金、服裝費、培訓費、身份證、畢業(yè)證等），均涉嫌違法，請求職者務必提高警惕。
職位發(fā)布者
戴佳呈/..HR
廣州思信電子科技有限公司
-
電子技術·半導體·集成電路
-
200-499人
-
公司性質未知
-
上海張江高科技園區(qū)祖沖之路2305號b幢610室
