職位描述
該職位信息待核驗,請仔細了解后再進行投遞!
崗位職責:
1、負責或參與整體芯片floor plan的規(guī)劃,Die Size的評估及封裝的選取和評估;
2、負責驅動類和電源管理類芯片Block Level及Top Level的版圖設計;
3、負責版圖寄生參數(shù)的提取,并根據(jù)電路設計的需求對版圖進行修改;
4、完成版圖物理驗證,包括DRC,LVS,ERC,EM等,完成Tapeout及后續(xù)相關工作;
5、負責項目后端的開發(fā)進度,與foundry緊密合作確保tape out按期完成;
6、負責撰寫相關layout文檔;
任職要求:
1、本科學歷,2年以上相關工作經(jīng)歷,211/985 背景優(yōu)先;
2、熟悉BCD和HV工藝,對工藝制程有一定理解,有扎實版圖設計理論基礎;
3、熟悉集成電路設計基本流程,熟練使用Cadence,Calibre等主流版圖設計工具,有runset修改能力及版圖debug能力;
4、有TOP Level設計和Tapeout經(jīng)驗優(yōu)先,能對設計給出一定反饋或建議更佳。
5、英語4級以上,讀寫能力良好。
6、工作地點:上海。
1、負責或參與整體芯片floor plan的規(guī)劃,Die Size的評估及封裝的選取和評估;
2、負責驅動類和電源管理類芯片Block Level及Top Level的版圖設計;
3、負責版圖寄生參數(shù)的提取,并根據(jù)電路設計的需求對版圖進行修改;
4、完成版圖物理驗證,包括DRC,LVS,ERC,EM等,完成Tapeout及后續(xù)相關工作;
5、負責項目后端的開發(fā)進度,與foundry緊密合作確保tape out按期完成;
6、負責撰寫相關layout文檔;
任職要求:
1、本科學歷,2年以上相關工作經(jīng)歷,211/985 背景優(yōu)先;
2、熟悉BCD和HV工藝,對工藝制程有一定理解,有扎實版圖設計理論基礎;
3、熟悉集成電路設計基本流程,熟練使用Cadence,Calibre等主流版圖設計工具,有runset修改能力及版圖debug能力;
4、有TOP Level設計和Tapeout經(jīng)驗優(yōu)先,能對設計給出一定反饋或建議更佳。
5、英語4級以上,讀寫能力良好。
6、工作地點:上海。
工作地點
地址:宜山路711號游族大廈1層1004室
??
點擊查看地圖
詳細位置,可以參考上方地址信息
求職提示:用人單位發(fā)布虛假招聘信息,或以任何名義向求職者收取財物(如體檢費、置裝費、押金、服裝費、培訓費、身份證、畢業(yè)證等),均涉嫌違法,請求職者務必提高警惕。
職位發(fā)布者
周思佳HR
上海道之科技有限公司
-
電子技術·半導體·集成電路
-
100-199人
-
股份制企業(yè)
-
清能路85號

2年以上
本科
2026-04-10 11:41:43
372人關注
注:聯(lián)系我時,請說是在江蘇人才網(wǎng)上看到的。
