杭州
應屆畢業(yè)生
碩士
最近更新
3057人關注
職位描述
該職位還未進行加V認證，請仔細了解后再進行投遞！
崗位職責
1、負責數字邏輯架構設計，邏輯/FPGA代碼編寫，設計，仿真；或多模感知算法硬件加速相關技術研究和應用；
2、負責數字邏輯/FPGA硬件調試，分析并解決開發(fā)中的問題，完成資源與時序優(yōu)化，滿足spec需要的功能與性能；
3、協同軟硬件設計人員，完成相關系統設計，調試，完成相關文檔編寫。
任職要求
1、碩士及以上學歷，微電子、通信工程、電子工程、計算機等相關專業(yè)；
2、有數字邏輯/FPGA設計調試經驗；有邏輯驗證或嵌入式開發(fā)經驗；
3、熟練掌握Verilog/VHDL、systemC、C等語言；
4、掌握DC、VCS、Verdi、Vivado、Modelsim及相關設計的工具軟件；
5、具備良好的團隊合作和溝通能力；
6、工作嚴謹，責任心強，心理素質好；
7、具備圖像處理、AI算法、多模感知算法、編解碼研究及實現經驗者優(yōu)先。
截止日期：2026年08月19日
注：聯系我時，請說是在江蘇人才網上看到的。
工作地點
地址：杭州杭州高新區(qū)（濱江區(qū)）杭州-濱江區(qū)?？低晹底旨夹g股份有限公司(總部西區(qū))
??
點擊查看地圖
詳細位置，可以參考上方地址信息
求職提示：用人單位發(fā)布虛假招聘信息，或以任何名義向求職者收取財物（如體檢費、置裝費、押金、服裝費、培訓費、身份證、畢業(yè)證等），均涉嫌違法，請求職者務必提高警惕。
