應屆畢業(yè)生
本科
最近更新
1254人關注
職位描述
該職位還未進行加V認證，請仔細了解后再進行投遞！
崗位職責：
1. 完成FPGA邏輯設計（Verilog/VHDL），實現(xiàn)信號處理（FFT/濾波器）、高速接口（PCIe/DDR）及控制算法；開發(fā)嵌入式驅動（ARM/RISC-V），控制外設并實現(xiàn)通信協(xié)議棧（TCP/IP/Modbus）。
2. 主導FPGA與CPU協(xié)同設計，優(yōu)化系統(tǒng)性能與功耗；使用仿真/調試工具（Vivado/示波器/GDB）解決軟硬件交互問題。
3. 聯(lián)合硬件團隊優(yōu)化PCB設計（SI/PI）；構建FPGA-CPU高效通信機制（AXI總線/共享內存）。
4. 維護固件安全更新，輸出設計/測試文檔。
任職要求：
1. 電子/計算機類本科，3年及以上FPGA 嵌入式開發(fā)經驗；
2. 精通以下任一領域： FPGA側：Verilog/VHDL、Vivado/Quartus、高速接口（PCIe/Ethernet）、時序約束；嵌入式側：C/C 、MCU開發(fā)（ARM/STM32）、通信協(xié)議（TCP/IP/CAN）。
3. 深入理解FPGA-CPU協(xié)同架構（AXI總線等）；獨立完成板級聯(lián)合調試（定位跨域問題）。掌握Python/Tcl腳本自動化；有Linux驅動開發(fā)經驗。
4.熟悉超聲檢測、超聲相控陣檢測原理及實際操作經驗者優(yōu)先。
注：聯(lián)系我時，請說是在江蘇人才網(wǎng)上看到的。
工作地點
地址：南京六合區(qū)南京-六合區(qū)江蘇金宇智能檢測系統(tǒng)有限公司
??
點擊查看地圖
詳細位置，可以參考上方地址信息
求職提示：用人單位發(fā)布虛假招聘信息，或以任何名義向求職者收取財物（如體檢費、置裝費、押金、服裝費、培訓費、身份證、畢業(yè)證等），均涉嫌違法，請求職者務必提高警惕。
職位發(fā)布者
翁女士HR
南京鋼鐵股份有限公司
-
采掘·冶煉
-
1000人以上
-
國有企業(yè)
-
六合區(qū)卸甲甸
